9日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報(A) 平2-263473

®Int. Cl. 5

識別記号 庁内整理番号 @公開 平成2年(1990)10月26日

H 01 L 29/784

8422-5F 8624-5F H 01 L 29/78 3 0 1 3 1 1 X X×

審査請求 未請求 請求項の数 9 (全21頁)

半導体装置及び半導体配憶装置 の発明の名称

> 顧 平1-45403 20特

22出 顧 平1(1989)2月28日

國昭63(1988)11月21日國日本(JP)動特頭 昭63-292499 優先権主張

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 大 何分発 明 者 久 本

作所中央研究所内

@発 明 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 者 加 賀 徹

作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 明 紳一郎 個発 君

作所中央研究所内

株式会社日立製作所 勿出 顋

弁理士 中村 純之助 四代 理

最終頁に続く

1. 発明の名称

半導体装置及び半導体記憶装置

- 2. 特許請求の範囲
  - 1. 基板上にソース電極とドレイン電極とを設け、 さらに該ソース電極及びドレイン電極間にチャ ネルと、該チャネルに絶縁膜を介して電界効果 を及ぼすゲート電極とを設けた電界効果トラン ジスタを有する半導体装置において、上記チャ ネルは、少なくともその一部分が基板にほぼ垂 直な半導体層に設けられ、上記チャネルを流れ る電流の方向は基板とほぼ平行であることを特 敗とする半導体装置.
  - 2. 上記電界効果トランジスタのチャネルは、そ の垂直方向の下部の上記基板との間の少なくと も一部分に絶縁層が配置されていることを特徴。 とする請求項1記載の半導体装置。
  - 3. 上記チャネルは、基板と実質的に絶縁されて いることを特徴とする請求項1記載の半導体装

双。

東京都千代田区神田駿河台4丁目6番地

- 4. 基板上に、電荷結合部と、該電荷結合部に終 縁膜を介して作用する複数のゲート電極とを設 けた電荷結合素子を有する半導体装置において、 上記電荷結合部の少なくとも一部分が基板とほ ば垂直な半導体層に設けられ、上記電荷結合部 における電荷転送の方向は基板とほぼ平行であ ることを特徴とする半導体装置。
- 5. 基板上に少なくとも二個のトランジスタを有 し、蚊トランジスタの少なくとも一個は、ソー ス電極、ドレイン電極、チャネル及び該チャネ ルに絶縁膜を介して電界効果を及ぼすゲート電 極を有する電界効果トランジスタである半導体 記憶装置において、上記電界効果トランジスタ のチャネルは、少なくともその一部分が上記ソ - ス電極及びドレイン電極の間に基板にほぼ垂 底に配置され、該チャネルを流れる電流の方向 は基板とほぼ平行であることを特徴とする半道 体記憶装置。
- 6. 上記チャネルは、猛板と実質的に絶縁されて

特開平2-263473(2)

いることを特徴とする舗求項 5 記載の半導体記憶装置。

- 8. 基板上にソース を極とドレイン 配値と、 該ソース 配極及びドレイン 電極間に 配配されたチャネルと、 該チャネルに 絶感 膜を介して 匈界効果を及ぼす ゲート 配種とを 設けた 匈界 効果トランジスタを 少なくとも 一個 及び容量を 少なくとも 一個 有する 半辺 体 記憶 装置 において、 上配チャネルは、 少なくとも その一部分が 基板に ほぼ 垂

このような不要な電流パスを無くすため、

直な半導体層に設けられ、上記チャネルを流れる位流の方向は基板とほぼ平行であることを特徴とする半導体記憶装置。

- 8. 上記チャネルは、基板と実質的に絶縁されていることを特徴とする請求項 8 記載の半導体記憶装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、絶数ゲート型電外効果トランジスタを有する半導体装置及び半導体記憶数置に関する。 【従来の技術】

世来のMOS型電界効果トランジスタ(以下MOSFETと略す)について図面を用いて説明する。代表的な経過を第22図(a)に平面レイアウトで示し、このA-A・断面による断面経過を第22図(B)に示す。

この義子は、チャネル及びソース、ドレイン電極として用いる活性領域19の周囲に厚い絶縁膜 21を形成することで活性領域19を分離し、こ の活性領域19にゲート絶縁膜を形成したうえに

第23回に示すチャネル下に絶縁限20を敷いた SOI(Silicon On Insulat or) 基板构造が考えられてきた。

この絶取物上に形成したFETについては、アイ、イー、イー、イー、エレクトロン、デバイス、レター、第9巻第2冊の第97頁から第99頁 (IEEE Electron Device Letters, vol.9, No.2, Feb.(1988)pp.87~98) において給じられている。

さらに、ここに見られる解避の特徴として、絶

緑膜20上のシリコンの厚さd すなわちチャネルの厚さを0.1μm程度以下の溶膜にしたことを上げられる。第22回に示した根造では、ゲートから離れた基板内部では、ゲートの電界効果が及び離くなっている。これに対して第23回で示した確違では、こうした電界効果の及びにくい領域を絶縁物に置き換えている。そのためゲートにより良好なデバイス動作の制御を行うことができる。
【発明が解決しようとする課題】

 $I \propto W$ 

の関係があるため、Wを小さくすると I も減少する問題があった。そのため、壁流型を減らさずに 平面的な寸法を小さくすることができなかった。

本発明の目的は、高集積化に好適な半導体装置 及び半導体記憶装置を提供することにある。

【課題を解決するための手段】

上記目的は、(1) 基板上にソース電極とドレイン電極とを設け、さらに該ソース電極及びドレ

`ンジスタの少なくとも一個は、ソース電極、ドレ イン電極、チャネル及び該チャネルに絶縁腹を介 して電界効果を及ぼすゲート電極を有する電界効 果トランジスタである半導体記憶装置において、 上記電界効果トランジスタのチャネルは、少なく ともその一部分が上記ソース電板及びドレイン録 極の間に基板にほぼ垂直に配置され、眩チャネル を流れる電流の方向は基板とほぼ平行であること を特徴とする半導体記憶装置、 (6) 上記チャネ ルは、基板と実質的に絶縁されていることを特徴 とする上記5記奴の半遊体記憶装置、(7)基板 上にソース電極とドレイン電極とを設け、さらに 該ソース電極及びドレイン電極間にチャネルと、 鎮チャネルに絶縁膜を介して電界効果を及ぼすゲ - ト電極とを設けた電界効果トランジスタを少な くとも二個有する半導体数置において、上記各々 のチャネルは、少なくともその一部分が基板にほ ぼ垂直な半導体層に設けられ、上記チャネルを流 れる電流の方向は基板とほぼ平行であり、上記二 個のチャネルの間に上記トランジスタの少なくと

イン電極間にチャネルと、該チャネルに絶縁膜を 介して電界効果を及ぼすゲート電極とを設けた電 界効果トランジスタを有する半導体装置において、 上記チャネルは、少なくともその一部分が益板に ほぼ垂直な半導体間に設けられ、上記チャネルを 流れる電流の方向は基板とほぼ平行であることを 特徴とする半導体装置、(2)上記電界効果トラ ンジスタのチャネルは、その垂直方向の下部の上 記基板との間の少なくとも一部分に絶縁層が配置 されていることを特徴とする上記1記録の半導体 装置、 (3) 上記チャネルは、基板と実質的に絶 顧されていることを特徴とする上記 1 記載の半導 体装置、(4) 基板上に、電荷結合部と、液電荷 結合部に絶鄙膜を介して作用する複数のゲート電 優とを設けた電荷結合素子を有する半導体装置に おいて、上記電荷結合部の少なくとも一部分が基 板とほぼ垂直な半遊体層に設けられ、上記電荷箱 合部における電荷伝送の方向は基板とほぼ平行で あることを特徴とする半導体装配、(5)基板上 に少なくとも二個のトランジスタを有し、故トラ

本発明において、チャネルは基板と実質的に絶 様されていることが好ましい。ここに実質的とは 完全に絶縁されていなくても、その作動電圧にお いて絶縁されている場合とほぼ同様の効果を及ぼ すことである。また、半導体層は薄膜であること が好ましい。 【作用】

基板にほぼ垂直な半導体層にチャネルを設け、 チャネルを流れる電流の方向を基板とほぼ平行と したFETにおいては、半導体層の高さを拡げる ることにより電流量を決めるチャネル幅を拡げる ことができる。そのためゲートによる良好な電気 特性を得る報膜チャネル効果を損なうこと無類なく、 半導体層の高さを確保することで電流量を維持し、 かつ、平面的には微概化したFETとすることが できる。

【実施例】

形成する。このパターニングはシリコン酸化膜に よって行なってもよい。以下ここではこのように 基板に垂直に立った、その一部をチャネルとして 用いる阳を、半導体層と呼ぶことにする。

このとき半導体 個100の厚さをゲートの電界 効果により延びるであるう空 を間幅より小さくすると 神服トランジスタ 助作を得ることができる。 すなわち、ゲートにパイアスを加えチャネルがオン状態となるチャネル 部表面が強反 伝 となるチャネル 健 ないし 反症状態とする ことができる。このため、 半海体 圏内の 正孔 密度を低く抑える等のゲートによる制御を行なうことができる。

ゲートがゲート絶縁膜を介して基板側に伸ばす 空乏圏幅Xd、すなわち電界効果の及ぶ範囲は、

ここに Ks:基板半海体の誘電率

٤。: 真空の誘電率

øs: 表面が強反転状態となるときの表

ゲート電極30はゲート絶縁膜91を介してチャネルに電界効果を及ぼし、ソース電極40とドレイン電極50により3端子電界効果型トランジスタ助作を行う。

このお逸はP型チャネルトランジスタでもN型チャネルトランジスタでも同様に作ることができる。ここでは、N型チャネルトランジスタの形成方法を第2回を用いて説明する。第2回は、第2回(a)、(b)、(c)、(e)は第1回のaーa断面を示したものである。

(第2 図(a)) P型シリコン基板表面を納酸化して、20 nm程度のシリコン酸化膜 151を形成し、シリコン窒化膜 701をCVD法により20 nm程度堆積してから、レジスト201により細線状にパターニングし、さらにRIE法により基板を垂直に1μm程度エッチングし、基板と垂直に立つ厚み0.1μmの半導体 200を

面空乏用でのポテンシャル変化

q : 包子電荷量

Na:基板の不純物公度。

である。そのためシリコンチャネルにおいて、たとえば基板不純物 âg g 5 × 1 0 <sup>1 e</sup> c m <sup>-3</sup> のとき X d = 0 · 1 μ m 程度となる。本実 b 例では後の工程で説明するように、半導体 B 1 0 0 は 両側からゲート 電極 3 0 によって 電界効果が及ぼされる。そのため半導体 B の 酸厚を 0 · 2 μ m 以下に設定すればよい。

(第2回(b)) 上記醇膜形成後、レジストマコスクを除去し、基板表面に20nm程度のマココン酸化膜152を形成し、CVD法を用いて法を用いてシリコン窒化膜を20nm程度がし、RIEはある・上記基板をフリカンででででいる。上記基板をフリカででででいる。上記基板をフリカででででいる。とにより、では、ファ硝酸系のウェットエッチングにより

## 特開平2-263473(5)

底部シリコンを軽くエッチングしてから1100 てのウェット雰囲気でフィールド酸化することに より半導体層以外の基板表面に選択的に厚いフィールド酸化膜をつけることができる。この酸化膜 が絶線層20となる。このとき、半導体層底部は、 両側より酸化膜が成長するため、延びてきた酸化 膜がつながり、これによって半導体層100は基 板10と分離される。

(第2図(c)) シリコン 室化膜 700、700まで、 キャットエッチングで取り除いた後、 神膜 表面を酸化し熱酸化腺(図示せず) を形成したの熱酸化腺を除去することで、 半導体層 最を取り除き、 また、 半導体 層100の 膜厚を 所定のもの に 望える。 このあと 酸化により 10mmの 厚さの ゲートと なる 多 は 品 シリコン 30′を 200mm 程度 堆 報 し、 レジスト 材 に よりパターニングし、 これをマスクに ゲートをエ アチングにより 加工する・ゲート 図 極 と 半導体 層

3 0、ソース電極4 0、ドレイン電極 5 0 の 表面 に 熱酸化膜(図示せず)を成長せしめた上に 2 切 コン酸化物 1 5 0 を堆積したのち、ゲート電極 3 0、ソース電極4 0、ドレイン 電極 5 0 に コンタクトホールを開孔し各々配線を行う。 コンタクトの形成は半導体 層 1 0 0 の 側面に 接するようにすることで、コンタクト面積を大きくし、コンタクトの抵抗を小さくすることができる。

以上、第1図に示した素子構造の製造方法を示したが、この方法を改良した例を示す。第2図(b) 工程において、エッチングによる半率体 形成に照し、側壁のみにシリコン窒化膜700を形成後、さらに半導体基板エッチングを追加することで、半導体 圏100の側壁下部にはシリコン窒化膜をつけない領域を形成できる(第2図(e))。この後にフィールド酸化すれば、半導体 圏100下の絶縁 圏20の形成を容易にすることができる。

また第2図(a)の工程において、半導体層上 部にシリコン窒化膜701を予め堆積することで、

のゲート絶縁膜以外の半導体層表面のゲート酸化 膜をフッ酸系ウェットエッチングにより除去しり ンをドープすることでソース電極40、ドレイン 電極50の拡散層及びゲート電極となる多結晶シ リコン30′に高級度のリンを導入し、熱アニー ルを加えることで不納物を活性化してソース、ド レイン及びゲートの各電極を形成する。このソー ス、ドレイン電極への不納物導入は、ゲートをマ スクとしてイオン打ち込み法により行ってもよい。 半導体層の両側面に対して基板と斜め方向からイ オン打ち込みすることで形成できる。また半導体 関の高さが低いとき、たとえば O . 2μm程度の ときには、イオン打ち込み後然処理により不動物 を広く拡散せずにソース、ドレイン電極が形成で きること、また、打ち込みエネルギを低く設定で €るためフィールド酸化膜でイオン打ち込みの不 珀物を止めることができるため、 基板面にほぼ 紙 直な方向から打ち込むことで形成してもよい。

(第2図(d)) この図は第1図b~b断面を示す。第2図(c)の工程の後に、ゲート電極

半選体上部の酸化を抑えたが、上部にはシリコン 窒化膜を致かずにフィールド酸化することで、半 導体上部にも酸化膜を形成することができる。こ の場合、半導体層上部の酸化膜は、後のゲート加 エの際にエッチングのストッパー層として励く。

なお、半導体層の高さはトランジスタのチャネルを決める。そのため、半導体層を高くし、これとで、流れる電流量を増大できる。しかし、ドレインにコンタクトをとるとき高い半導体層形成を出ている。そのため、第2回(f)に他の実施例の協画図を示す様に、チャネル以外の半導体層の高さを低くすることで回避することで可能ないますることで可能ないます。

本発明构造では、ゲート電極がチャネルとなる 半導体層を乗り越えるため、従来の平面型MOS FETにくらベゲート長が実効的には長くなる。 そのため、ゲート配線抵抗が増大する問題がある。 しかし第2図(g)に示すようにゲート電極30 の多結晶シリコンの堆積を隣接チャネル間の傾の 1/2以上の厚さにするとゲート上部はほぼは世界とにするとができ、ゲート抵抗を従来りとができる。また、第2回できる。また、第2回できる。また、第2回できる。また、第2回では、コートを設けたり、第2回では、シートを設けたが、カートを設けたが、カートを関する。なが、カートを関するというないが、のはないが、カートを関いている。ないが、カートを関いている。ないでは、カートを関いないが、カートを関いないが、のはないが、のはないできる。とができる。

本発明の素子は、基板とは絶縁されているため同一基板上又はチップ上において集積しても、各々は独立した素子であり、素子間の分離は良好におこなうことができる。そのため従来のCMOS 存造で問題視されていたラッチアップをおこしにくく、また、α級や宇宙級等の引き起こすソフトエラーも避けることができる。

半海体層の厚さをより薄くすると、ゲート電板

第4回は、本発明をDRAMセルに応用した実施例を示すもので、第4回(a)は平面回、第4回(b)は何面週視回である。第1回に示したトランジスタのソース電極に配線によるコンタクトをとる代わりに、ゲート絶縁膜同様にソース電極周囲を容景絶縁膜90で預い、その上にプレート

によるチャネル制御がより強く働く。そのため、 シリコンチャネルにおいて 0 . 1 μ m ないし 0 . 0 5 μ m 程度にすることで良好な強膜トラン ジスタ特性を得ることができる。

なお、半導体層の下部に両個から延びる絶縁層がつながらない状態では、 案子と基板との関気的 絶縁分離の効果は失われる。 しかし、 薄膜半遊体 に作るチャネルに対し、 両側のゲートが行う 離界 効果による良好なチャネル電気特性の制御や、 高 袋和化に好適等の親子の特徴を保つことができる。

電極60を付けることにより、容量部41を形成できる。第4回では、ワード線31及びピット級80により2ピットのメモリを構成している。第4回に示すように容量部41のレイアウトを複雑化し、T字型とすることで表面欲を増大させ容量を増やすことができる。

また、第4図(c), (d), (e)に示すように 第4図(c), (d), (e)に示すように 第4図(c)に 第4図(c)は なった 第4図(c)は なった 第4図(c)の A - A / 線での 図である。ソース 電極 40、ドレイン 電極 50のチャネル側に 低 添成 不 純 物 拡 散 層 45.5を また 現 4 図(e)は 他 の 実施 例で、 図に示すように フード線 31形成後、ビット線 80を形成し、その 後容量 部41を 積み上げても良い。

第5 図は、本発明をトレンチ型のDRAMセルに用いた実施例を示す素子断面図、第6 図は、その製法を示す工程図である。

第5図において容盘部41は益板に掘ったトレ

ンチ96内部にあり、その周囲を容量絶縁膜90 を挟んで基板プレート60′により解成される。

フィールド酸化膜20上の半導体層100を用い、ワード線31をゲートとする溶膜トランジスタを介してピット線80から容量部41に電荷情報を審き込むことができる。

本発明根遺であるトランジスタは、基板と包気 的には分離されているため、基板から 窓気的 な 要を受けることがない。そのため、プレートすな わち基板の電位は任意に設定可能である。ここで は、基板をプレードとして用いているが、基板に 形成した基板より不純物 線度を高くして 非電性を 高めたウェル層によりプレートを根成しても 同様 である。

第6回を用いて第5回の実施例における衆子の 形成法を説明する。

(第6回(a)) ポロンを幻度1×10<sup>1</sup> cm -\*イオン打ち込みし級処理により拡散して p型ウェル11を形成したシリコン基板10表面 を終酸化し、20nm程度の酸化膜(図示せず)

をエッチングしトレンチ上部の側壁900を開口したのち、再び多結晶シリコンの堆積及びエッチングを繰り返すことで、トレンチ内部はする。そいりコンを詰め込み、容量部41を形成する。そットエッチングにより除いてから、シリコン酸系のウェットエッチングにより除いてから、シリコン酸化膜701~を50mm堆積した後、半導体層を形成するためのレジスト201をパターニングする。

上記工程において、シリコン酸化物及びシリコン窒化膜の堆積を行わずにつぎの工程で半導体層の形成と熱酸化を行ってからシリコン窒化膜の堆積を行ってもよい。

(第6図(c)) 上記レジスト201のマスクをもとに基板を垂直にエッチングし、トランジスタとなる半導体图100を形成する。 跛半球体 間100を結改化し、半導体層表面に10nmの酸化膜を成長させてから、シリコン窒化膜702を20nm 堆積し、客扱部41と半導体周100

を形成し、その上にシリコン窒化膜701をCVD法により20mm程度堆積してから、レジストにトレンチパターンを形成する。これをマスクにRIE法により異方的にシリコン窒化膜701をエッチングし、さらにRIE法により基板を垂直に5μm程度エッチングしてトレンチを形成した徴レジストを除去し、トレンチ表面に容量格練膜90を形成する。

(第6図(d)) 上記基板よりレジストを除去し、フィールド酸化することで厚い絶縁膜20を形成し、チャネルとなる半導体間100を基板より絶験分配する。このとき、半導体層100と容量部41とを電気的に接続する部分は、前記シリコン窒化限702で被型されているので、酸化酸が成長せず電気的違盗が保持される。こののちシリコン窒化物702を除去する。

(第6図(e)) 郊際表面を酸化し20 nmの厚さのゲート絶称膜(図示せず)を形成した後、ワード線31を形成する。以下配線等の工程は、

第一実施例と同様である。

本発明視途のデバイスを選択トランジスタとして用い、チャネルを縦型の称膜化することで平面的なスペースを縮小することができる。第7回に示すように、DRAMにおいて従来アイソレーション領域としてのみ用いられてきた領域をトランジスタ領域として有効に使うことができる。このため、メモリセル面級の減少、或は、整容を持つDRAMの平面配図のであり、第7回(a)のAーA・断面、第7回(c)は、第7回(a)のBーB・断面である。

容量部41は隣接容量部間のアイソレーション に必要な領域を除き、メモリセル内に最大限の面

レンチ内に形成後、レジストを塩布し、エッチン グバックすることで、シリコン酸化物表面までレ ジスト210を詰める。

第10図(c)は、他の突旋例を示し、トレンチ周囲の半導体層100へ容量部41から引出層300を用いて接続してもよい。

第11図(a)は2交点配置における2セルの 平面配置図、第11図(b)は(a)のA-A' 断面、第11図(c)は(a)のB-B断面であ 後を持つようにレイアウトできる。 半選体暦 100は、この容量部41を挟み、ワード線31 がその容量部の上を横切ることができる。また、トレンチ間口部250を除いて表面がフィールド酸化膜20に置われているため、その上部に作るコンタクト等の形成にとって、容量部41のレイアウトを考慮しなくて良い。

第8回は、機細なメモリセル面積を実現し得る DRAM用メモリセルの実施例である。一つの滞 膜半導体を選択トランジスタのチャネルとして用 いた2交点型のメモリセル配置を示している。

第9回は、チャネル薄膜100をトレンチマスクと自己磁合的に形成したものである。第9回(a)は2つのセル配置を示した平面回、第9回(b)は、(a)のA-A/断面、第9回(c)は(a)のB-B/断面である。

(第10図(a)) 基板上に500nm程度 のシリコン酸化物211を堆積した上から、トレンチを形成するためのパターニングを行ないそれ をマスクにトレンチを形成する。容良部41をト

る。トレンチ96内の容量部41は、トレンチ間口部250から引出層300により半遊体層100と接続する。引出層300は、ワード線31、31′便壁にシリコン酸化物によるスペーサ310を形成することでワード線31、31′と自己強合的に形成することができる。

第12回は、半導体別100を関接セル間の基板シリコンを利用して設けた時の2交点配置を示す平面図である。容量部41は引出層300により半導体層100に接続されている。ワード線31により、半導体層100に退択トランジスタが視成され、ビット線コンタクト400を介しデータ線(図示せず)につながる。

第12回に示した素子は、次のようにして製造する。第13回に示すように、基板にトレンチを開孔し容量部41を形成後、等方的にエッチングすることで突起部を細らせ、所定の厚さの半導体層100を形成する。この工程で、熱酸化により半導体層表面層を酸化膜にし、シリコン酸化物を除去することで突起部を細らせ、半導体層100

また、トレンチを形成するとき、 O . 1 ~ O . 2 p m 程度の間隔でエッチングすることで、トレンチと半導体層 1 O O を同時に形成することができる。 第 1 4 図(a)は 2 交点での 4 ビットのメモリセル平面配置回、第 1 4 図(c)は(a)の B ー B が 所面図である。 第 1 4 図(d)は他のメモリセル平面配置図である。

41をプレートでは600′で囲むよりにしてもよい。このときプレートでは600′で囲むよび容量の41は、このときプレートでは600′では2000ででででいる。ともに例えば多期の3000である。は1000である。は1000である。は1000である。は1500である。2000である。2000である。2000である。2000では1500では1500である。2000では1500では

第16図は1交点配置による他の実施例である。 (a)は2セルの平面図、(b)は (a)のA-A・新面図である。

この実施例の特遣では、容量部も基板とともに フィールド酸化して分離するため、容量部の形成 時にチャネルを形成するための制約がすくなくて すれ。

他の実施例として第15図に示すように容量部

第17図(c)は他の実施例で、図に示すように段差部501において、半導体 同100を用いてトランジスタを形成しても良い。

第18図は、本発明解徴のトランジスタを用いて、5段のCMOSインパータチェーンを形成したものである。第18図(a)は、平面配置図ある。第18図(b)は(a)のA-A′断面図である。 郷状の森臓半導体層103がNMOSを構成し、 森膜半導体層104がPMOSを構成する。また、この実施例においてゲート30個壁にシリコン 報膜 化物によるスペーサ500形成後、シリコン 報膜 表面を金属、例えばタングステン等との反応でで せるシリサイド層600を設け、森膜半導体層の

事電性を高めることができる。 従来のソース、ドレインとなる拡散層では、抵抗や基板との寄生容量により、配線層として用いることが困難であったが、本実施例においては、1 7 目の配線層として用いることができる。また、各々の素子が独立しているため、集積しても容易に素子間のアイソレーションを保ことができる。

また、半球体暦100を用いてパイとで、 M M できる。 このをためていてのとなたできる。 できるとができるとができるとができるとができるとができるとができるとができる。 第19回い ののでは、 19回い ののでは、 19回い ののでは、 19回い ののでので、 19回い のので、 19回いので、 19回い

し、さらにゲート酸化膜91を付けてから上部ゲート電極30を形成する。チャネル910では裏側のゲート電極32の電位すなわちゲート電極32に潜えられた電荷量によってゲート電極30のVinが変化する。この変化を読みだすことでメモリ表子として助作させることができる。

第25図(a)はSRAMのメモリセル等価図である。ここで基板の配号を用いてPMOS、NMOSを表示してある。本発明格造トランジスタでは基板を分離しているため、トランジスタ間の分離を容易であることから近付けて配置することができる。そのため、本トランジスタは、SRAM格造のようにトランジスタを高集積する必要性の高いときに有効である。

第25図(b), (c) に実際の素子相成例を示す。第25図(b) は平面レイアウト圏、同図(c) は(b) のA-A′ 断面図を示す。

第25図(b)のαで示した枠が1ビットのメモリセルを将成しており、(b)は2ビットのセル配置例を示している。第26回においてワード

同様にバイポーラトランジスタとMOSFBTを併せもつ回路を形成した他の半導体装置の平面レイアウト図を第21図(a)に、その等価回路図を同図(b)に示す。この装置の形成も第19図に示した例と同様な方法で行なうことができる。

第24図に2トランジスタによるDRAMセルを本発明構造のトランジスタを用いて形成した例を示す。(a)は等価回路図、(b)のAーA、切断面で(b)とは直交する向きの断面制造を示したものである。半導体層100上に週択トランジスタルとスタルと、チャンジスタルと、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネル910を形成し、チャネルタ

線31をゲートとするトランジスタ(a)、(b) は半磁体関100を用いて形成されている。トラ ンジスタ (c)、(d)は、トレンチ96により 基板内部の埋め込み n <sup>+</sup> 暦61とゲート30によ る概型のトランジスタによって形成されている。 ゲート30と半導体層100はコンタクト402 により接続している。トランジスタ(c)、(f) は、ゲート30上に積み上げた多結晶シリコン 30' をチャネルとするポリシリコンMOSトラ ンジスタで形成されている。このチャネル層 30′はゲート30上に堆積したゲート絶縁膜 92を介しゲート30層により制御される。多結 品シリコン暦30~はトレンチ96パターン上で 各々対となるゲート30とコンタクトをとり、他 端をコンタクト403を介して電源線51につな がる。

## 特開平2-263473 (11)

中沿度不統物層803を形成しゲート絶線膜90をつけ、その上にゲート電極30を形成し、ゲート電極30の上を選択的に酸化してシリコン酸層102を形成したうえにゲート電極30に重なるようにゲート電極32′を形成する。ゲート電極に対し関次パイアスを加えることで半導体層100中を電荷を転送することができる。

## {発明の効果】

本発明によれば、高銀額でかつ良好な電気特性を 有する複膜トランジスタを有する半導体装置を得 ることができる。またこの確膜トランジスタを用 いて、集破化に好適で、かつ、良好な電気特性を もった半導体配憶装置を得ることができる。

## 4. 図面の簡単な説明

第1図は、本発明の一実施例の半球体装置の枠 造図、第2図は第1図に示した半球体装置の製造 方法を示す工程図及び他に実施例の半導体装置の 製造方法を示す工程図、第3図、第4図、第5図 は本発明のさらに他の実施例の新面図、平面図及 び側面強視図、第6図は第5図に示した実施例の 製造方法を示す工程図、第7回、第8回、第9回、第10回、第11回、第12回、第13回、第11回、第11回、第17回、第11回、第17回、第17回、第18回及び第20回は、本発明のさらに他の実施例の所面図及び平面レイアウト図及び回路図、第21回はさらに他の実施例の平面図及び呼び23回は、従来の半辺、な数での断面図及び呼び23回は、近来の半辺、第25回及び第26回は本発明のさらに他の実施例の平面図、断面図及び回路図である。

10… 基板

11…ウェル

19…活性領域

20… 約 級 贋

25…フィールド酸化膜

30、32、32′ … ゲート電極

30′…多結晶シリコン

31、31′ … ワード線

40…ソース低極

40′ …ソース配線

41…容量部

45、55…低温度不納物图

50…ドレイン電極

51… 鐵 頒 線

、 60 … プレート電極

60′… 基板プレート

61… 埋め込み n † 屑

80… ビット線

90…容丑絶際膜

91…ゲート絶縁膜

96…トレンチ

100、101…半游体周

102…シリコン酸化物屑

103. 104… 蒋煦半 本 体 個

150、151、152、211…シリコン酸化物

201、210… レジスト

212、310、500、805 … スペーサ

250…トレンチ開口部 300…引出層

400…ビット線コンタクト

402、403…コンタクト

501… 殷差部

510…インプット孔

680…シリサイド層

700、701、701′、702…シリコン窒化膜

800…エミッタ

801 … ペース


802…コレクタ

802′, 803…中沒度領域

900…側壁

910…チャネル


代理人弁理士 中 村 純 之 助





10…基初 20…を設局 30…ナト電極 40…ソース登極 50…ドル・電極

第1図

## 特別平2-263473 (12)








## 第 2 図

40…ソース電芒 40…ソース配終 150…シリコン酸化膜



20---1色緑層 30---ナー 電磁 40---ソース電極 50---ドレ仁電極 100--- 中享体層


91 91 20 (g)


20----絶縁暦 30----ケート電極 30'----多結晶シリコン

第 2 図


# 第 2 図

# 特開平2-263473 (13)







第 3 図




第 3 図






41... 容量部 50... トルイン 50... ナルト電極 80... ヒルト線 90... 容数地線膜

第4回




第 4 図

(e)





第 4 図



20---絶縁層 31---ワード線 41---容量部 80---ビュト線 90---容量絶縁膜


第 5 図







第 6 図

31--ワード線 60--基板プレート










31---ワ-ド系 40---ゾース 電揺 50---ドレイン電揺 96---ドレンチ 100----早年/春 400--- ビルト線コンタクト

第 8 図






第 10 図




第 12 図

-550-


## 特開平2-263473 (17)






- 20 25
- 絶はる スールド酸化膜
- . .95 トレンチ 引よな
- 300
- 400 ビート・タコンタフト


第14図



(4) 第14 図




第 14 図




第 15 図


- 96 トレンチ
- 150 シリコン酸化物
- 250 トレンチ閉口部
- 300 引出層


## 特開平2-263473 (18)






第17図







第 19 図

## 特開平2-263473 (19)





第 20 図



19 活性領域


21 絕線膜

第 22 図


30 ゲート電社

40 ソース電秘


50 ドレイン電極




第 21 図





第 23 図




第 24 図









第 26 図

第1頁 ml® H 0	t.C	1. 3 _ 21/	/331	識別記 <del>号</del>			庁内整理番号
21/339 27/10 29/73 29/796			/10 /73				8624-5F
		29/	796				8526-5F H 01 L 29/72 8422-5F 29/76 3 0 1 A
⑦発 リ	明	者	茂	庭		弘	東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内
@発 「	明	者	田	中	治	彦	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 作所中央研究所内
@発	明	者	平	岩		篤	東京都国分寺市東恋ケ選1丁目280番地 株式会社日立製 作所中央研究所内
<b>@発</b> 「	明	者	武	田	英	次	東京都国分寺市東恋ケ窪 1 丁目280番地 株式会社日立製作所中央研究所内

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成9年(1997)3月7日

[公開番号] 特開平2-263473

【公開日】平成2年(1990)10月26日

【年通号数】公開特許公報2-2635

[出願番号]特願平1-45403

【国際特許分類第6版】

H01L 29/78

21/8222

21/8242

27/06

27/108

29/786

[FI]

H01L 29/78

301 X 7514-4M

626 Z 9056-4M

27/06

101 U 9355-4M

27/10 671 C 7735-4M

#### 続補正書

平成 8年 2月27日

B. 2.27

/ . 事件の表示 平成 1年特許重節 45403号

2、特正をする者

李件との関係 特許山原人

東京都千代田区神田駿河台四丁目 6 番地 件 账 (510) 株式会社 日 立 製 作 所

3.代 理 人

〒185 東京都国分中市本町四丁目3番16号

サンクレストビル4階(電話 0423-22-7322)

(7237) 弁 理 士 辞 Œ

4. 特定により増加する環境環の数 0

明細巻の「特許讃求の範囲」の様及び「発明の証拠 人特許方

な説明」の棚。

6. 補正の内容

1. 本顧明解各特件請求の範囲を別級の通り補正する。

2. 阿書第7頁第8行の「行うことができる。」の技に次ぎの文を加入する。

1 なお、特別昭64-27270号公飯に、チャネルの三方をゲート電板で関 んだ構造が示されている。」

…によって達成される。」を次ぎのように補正する。

「 上記目的を達成するために、本発明の半導体験圏は、蒸板と、この基板上に 歌けられたソース電極とドレイン電極と、ソース電極及びドレイン電極間に設け られたチャネルと、チャネルに絶縁膜を介して電界効果を及ぼすゲート電極とか らなる電界効果トランジスタを有し、上記チャネルの少なくとも一部分が基板に ほば垂直な半等体層に設けられ、この半導体層の上部が、半導体層の個壁部とは 別工程で能量量が形成され、半等体層の復歴に配置されたゲート電極の電界によ り上記チャネルを流れる電流の方向が基板とほぼ平行になるようにしたものであ · 8.

この電界効果トランジスタのチャネルは、その延直方向の下部と基根との間の 少なくとも一部分に絶縁層が配置されていることが好ましい。また、チャネルは、 基板と実質的に絶縁されていることが好ましい。

また、上記目的を養成するために、本発明の予審体数置は、益板上に、電荷結 合部と、電荷結合部に純森族を介して作用する複数のゲート電極とを設けた電荷 結合業子を有し、電荷結合部の少なくとも一部分が基板とほぼ感直な半導体層に 設けられ、電荷結合部における電荷転送の方向も基板とほぼ平行になるようにし たものである.

また、上記目的を達成するために、本発明の半導体記憶装置は、基板上に少な くとも二個のトランジスタを有し、このトランジスタの少なくとも一個は、ソー ス電極、ドレイン電極、チャネル及びこのチャネルに触縁膜を介して電界効果を 及ばすゲート監督を有する電界効果トランジスタであり、この電界効果トランジ スタのティネルの少なくとも一部分が上記ソース電極及びドレイン関極の関に益 短にほば重査に配置され、このチャネルの上部は、チャネルの倒墜部とは別工程 で絶縁肢を形成し、チャネルの側壁に配置されたゲート電極の電界によりチャネ ルを流れる昭復の方向を基板とほぼ平行にしたものである。

この半導体配置設置のチャネルは、基板と実質的に熱縁されていることが好ま Ur.

また、上記目的を注成するために、本労明の予導体製器は、苗板上に配けられ たソース電極とドレイン電優と、ソース電極及びドレイン電極間に載けられたチ

ャネルと、テャネルに絶縁版を介して電界効果を及ばすゲート電極とからなる電 界効果トランプスタを少なくとも二個有し、各々のチャネルは、少なくともその 一部分が誘転にはば重直な半導体層に設けられ、上部デャネルを流れる電流の方 向を基度に破ば平行とし、上記二個のチャネルの間に上記トランジスタの少なく とも一個のゲート電優を配置するようにしたものである。

さらにまた、上記目的を達成するために、本発明の半導体配性装置は、基板上 にソース電板とドレイン電板と、このソース電板及びドレイン電極間に配置され たチャネルと、このチャネルに純緑酸を介して電界効果を及ばすゲート電極とを 設けた電界効果トランプスタを少なくとも一個及び啓覚を少なくとも一個有し、 上記チャネルの少なくとも一部分を必反にほぼ望近な半導体層に設け、このチャ ネルを飲れる電換の方向を当板とほぼ平行なるようにしたものである。

この半導体配位委員のチャネルは、基板と実質的に絶縁されていることが好ま しい。」

以上:

- 6、上記ティネルは、最級と実質的に配除されていることを特徴とする前項項5 記数の半導件記憶機関
- 7. <u>該収上に設けられたゾース電視とドレイン電極と、該ソース電源及びドレイン電循限に設けられたデキネルと、就チャネルに無視線を介して電界効果を及びすケート電極とからなる</u>電界効果トランジスタを少なくとも二個有する半導体設置において、上記各々のチャネルは、少なくともその一部分が基板にほぼ無面な半導体層に設けられ、上記チャネルを訪れる環境の方向は基板とほぼ平行であり、上記二個のチャネルの間に上記トランジスタの少なくとも一個のゲート電極が配置されていることを特徴とする半導体機関。
- 8. 基板上にソース電極とドレイン電低と、該ソース電極及びドレイン電極間に 配置されたチャネルと、該チャネルに聴酵膜を介して電界効果を及ばすゲート 電極とを設けた電界効果トランジスタを少なくとも一個及び容量を少なくとも 一個対する半導体配性装置において、上配チャネルは、少なくともその一部分 が基板にほぼ悪魔な牛等体層に設けられ、上記チャネルを流れる電液の方向は 基板とほぼ平行であることを特徴とする平導体配電過滤。
- B. 上記チャネルは、基板と実質的に絶縁されていることを特徴とする諸項項 8 和数の単導体記位整置。

代理人 异氢土 辞 田 利 幸



### 月 兼

#### 約許請求の範囲

- 1. <u>林板と、該林板上に設けられたソース電板とドレイン環板と、就ソース環板 及びドレイン電極関に設けられたチャネルと、就チャネルに健静態を介して優 界効果を及ばすゲート環機とからなる</u>電界効果トランジスタを有する半等体設 置において、上観チャネルは、多なくともその一部分が蓄板にはは軽重な半等 体層に設けられ、<u>該半等体層の上部は、該半等体層の製業部とは別工程で挑肆</u> <u>Bが形成されてなり、上配半等体層の保護に配置されたゲート環境の</u>電界によ <u>リ</u>上配チャネルを飲れる電流の方向は基板とはば平行であることを特徴とする 下部体体電
- 2. 上記電界効果トランジスタのチャネルは、その重直方向の下部の上記監板との間の少なくとも。部分に触転限が配置されていることを特徴とする酸水項1 認識の学導体設置。
- 3. 上記チャネルは、拡板と異質的に絶縁されていることを特殊とする翻求項1 記載の単導体装置。
- 4. 茲板上に、電荷航台部と、数電荷航台部に総辞展を介して作用する複数のゲート電極とを扱けた電荷航台系子を有する半導体装置において、上記電荷航台部の少なくとも一部分が並仮とはば垂直な半導体層に設けられ、上配電荷航台部における電荷転送の方向は拡板とほぼ平行であることを特徴とする半導体設置。
- 5. 基板上に少なくとも二個のトランジスタを有し、触トランジスタの少なくとも一個は、ソース電極、ドレイン配種、チャネル及び酸チャネルに絶縁服を介して電界効果を及ばすゲート電極を有する電界効果トランジスタである半導体電便展置において、上記電界効果トランジスタのチャネルは、少なくともその一部分が上記ソース電板及びドレイン電極の間に基板にはば患道に配置され、上記チャネルの上部は、上記チャネルの製造形とは別工程で建原脳が形成されてなり、上記チャネルの個域に影響されたゲート電板の電料により上電チャネルを復れる電域の方向は基板とほぼ平行であることを特徴とする半導体記憶数据。